2021年北京化工大学计算机科学与技术专业《计算机组成原理》科目期末...
2023年8月23日发(作者：克雷洛夫寓言故事大全)
名人事迹议论文素材-
2021年北京化工大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）
一、选择题
1、下列对RISC的描述中，正确的有（ ）。
I.支持的寻址方式更多
Ⅱ.大部分指令在一个机器周期完成
Ⅲ.通用寄存器的数量多
Ⅳ.指令字长不固定
A. I、Ⅳ B.Ⅱ、Ⅲ C. I、Ⅱ、Ⅲ D. I、Ⅱ、Ⅲ、Ⅳ
2、假设变址寄存器R的内容为1000H，指令中的形式地址为2000H：地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000H中的内容为4000H，则变址寻址方式下访问到的操作数是（ ）。
A.1000H B.2000H C.3000H D.4000H
3、某机器字长为8位，采用原码表示法（其中一位为符号位），则机器数所能表示的范围是（ ）。
A.-127~+127 B.-127~+128 C.-128~+127 D.-128~+128
4、组成一个运算器需要多个部件，但下面所列（ ）不是组成运算器的部件。
A.通用寄存器组
B.数据总线
D.地址寄存器
5、十进制数-0.3125的8位移码编码为（ ）。 A.D8H B.58H C.A8H D.28H
6、某存储器容量为64KB，按字节编址，地址4000H~5FFFH为ROM区，其余为RAM区。若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是（ ）。
A.7 B.8 C.14 D.16
7、地址线A15~A0（低），若选取用16K×1位存储芯片构成64KB存储器，则应由地址码（ ）译码产生片选信号。
A.A15，A14 B.A0，Al C.A14，A13 D.A1，A2
8、冯·诺依曼型计算机的设计思想主要有（ ）。
1.存储程序 Ⅱ.二进制表示 Ⅲ.微程序方式 Ⅳ.局部性原理
A. I，Ⅲ B.Ⅱ，Ⅲ C.IⅡ，IⅣ D.I，IⅡ
9、计算机（ ）负责指令译码。
A.算术逻辑单元B.控制单元（或者操作码译码器）C.存储器电路D.输入/输出译码电路
10、中断判优逻辑和总线仲裁方式相类似，下列说法中，正确的是（ ）。
I.在总线仲裁方式中，独立请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的
II.在总线仲裁方式中计数器查询方式，若每次计数都从“0”开始，则所有设备使用总线的优先级相等
III.总线仲裁方式一般是指I/O设备争用总线的判优方式，而中断判优方式一般是指I/O设备争用CPU的判优方式
IV.中断判优逻辑既可以通过硬件实现，也可以通过软件实现，
A. I，II B. I，III，IV C. I，II，IV D.I，IV
11、系统总线中的数据线、地址线、控制线是根据（ ）来划分的。 A.总线所处的位置
B.总线的传输方向
C.总线传输的内容
D.总线的材料
12、下列关于指令流水线数据通路的叙述中，正确的是（ ）。
A.包含生成控制信号的控制部件
B.包含算术逻辑运算部件ALU
C.包含通用寄存器组和取指部件
D.由组合逻辑电路和时序逻辑电路组合而成
13、关于微指令操作控制字段的编码方法，下面叙述正确的是（ ）。
A.直接编码、字段间接编码法和字段直接编码法都不影响微指令的长度
B.一般情况下，直接编码的微指令位数最多
C.一般情况下，字段间接编码法的微指令位数最多
D.一般情况下，字段直接编码法的微指令位数最多
14、在独立编址的方式下，存储单元和I/O设备是靠（ ）来区分的。
A.不同的地址码
B.不同的地址线
C.不同的指令
D.不同的数据线
15、流水线中有3类数据相关冲突：写后读相关、读后写相关、写后写相关。那么下列3组指令中存在读后写相关的是（）。 A.I1，SUB R1，R2，R3；（R2）-（R3）→R1
I2，ADD R4，R5，R1；（R5）+（R1）→R4
B. I1，STA M，R2； （R2）→M，M为主存单元
I2，ADD R2，R4，R5；（R4）+（R5）→R2
C.I1，MULR3，R2，R1；（R2）×（R3）→R3
I2，SUB R3，R4，R5；（R5）-（R4）→R3
D.以上都不是
二、填空题
16、一个定点数由_______和_______两部分组成。
17、目前的CPU包括________、 ________和cache、
18、寻址方式按操作数的物理位置不同，多使用_______型和_______型，前者比后者执行速度快。
19、虚拟存储器指的是________层次，它给用户提供了一个比实际________空间大的多________空间。
20、多个用户共享主存时，系统应提供_______。通常采用的方法是_______保护和_______保护，并用硬件来实现。
21、通道是一个特殊功能的______，它有自己的______专门负责数据输入输出的传输控制。
22、为了运算器的高速性，采用了________进位，________乘除法，________等并行技术措施。
23、PCI总线是当前流行的总线。它是一个高_________且与_________无关的标准总线。
24、运算器的两个主要功能是：_______，_______
25、RISC的中文含义是______，CISC的中文含义是______ 三、名词解释题
26、虚拟存储器：
27、主设备：
28、位：
29、时钟周期：
四、简答题
30、什么是CISC？CISC指令系统的特点是什么？
31、宽体存储器有什么特点？
32、CPU 对DMA请求和中断请求的响应时间是否相同？为什么？
33、将指令按功能分类，一般可分为哪几类？按操作数个数分类，又可将指令分为哪几
五、计算题
34、某计算机采用5级指令流水线，如果每级执行时间是2ns，求理想情况下该流水线的加速比和吞吐率。
35、假设机器字长为16位，其中阶码6位（包含两位阶符），尾数10位（包含两位数符）。已知十进制数x=125，y=-18.125，试计算[x-y]补。（其结果用二进制真值表示，舍入时采用0舍l入法）。
36、假设对于上题中的计算机M和程序P的机器代码，M采用页式，虚拟存储管理：P开始执行时，（R1）=（R2）=0，（R6）=1000，其机器代码已调入主存但不在Cache中：数组A未调入主存，且所有数组元素在同一页，并存储在磁盘同一个扇区。请回答下列问题并说明理由。
1）P执行结束时，R2的内容是多少？
2）M的指令Cache和数据Cache分离。若指令Cache共有16行，Cache和主存交换的块大小为32字节，则其数据区的容量是多少？若仅考虑程序段P的执行，则指令Cache的命中率为多少？
3）P在执行过程中，哪条指令的执行可能发生溢出异常？哪条指令的执行可能产生缺页，异常？对于数组A的访问，需要读磁盘和TLB至少各多少次？
六、综合题
37、某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为32位，物理地址为24位，页大小为8KB:TLB采用全相联映射；Cache数据区大小为64KB，按2路组相联方式组织，主存块大小为64B。存储访问过程的示意图如图所示。
请回答下列问题。
1）图中字段A~G的位数各是多少？TLB标记字段B中存放的是什么信息？
2）将块号为4099的主存块装入到Cache中时，所映射的Cache组号是多少？对应的H字段内容是什么？
3）Cache缺失处理的时间开销大还是缺页处理的时间开销大？为什么？
4）为什么Cache 可以采用直写（Write Through）策略，而修改页面内容时总是采用回写（Write Back）策略？
38、1）指令中一般含有哪些字段？分别有什么作用？如何确定这些字段的位数？
2）某机器字长、指令字长和存储字长均为16位，指令系统共能完成50种操作，采用相对寻址、间接寻址、直接寻址。试问：
①指令格式如何确定？各种寻址方式的有效地址如何形成？
②在①中设计的指令格式，能否增加其他寻址方式？试说明理由。
39、现有4级流水线，分别完成取指、指令译码并取数、运算、回写4步操作，假设完成各部操作的时间依次为100ns，100ns，80ns，50ns。试问：
1）流水线的操作周期应设计为多少？
2）试给出相邻两条指令发生数据相关的例子（假设在硬件上不采取措施），试分析第2条指令要推迟多少时间进行才不会出错？
3）如果在硬件设计上加以改进，至少需要推迟多少时间？
参考答案
一、选择题
1、B
2、D
3、A
4、D
5、B
6、C
7、A
8、D
9、B
10、B
11、C
12、A
13、B
14、C
15、B
二、填空题
16、符号位 数值域
17、控制器 运算器 18、RR RS
19、主存--外存 主存 虚拟地址
20、存储保护 存储区域 访问方式
21、处理器 指令和程序
22、先行 阵列 流水线
23、带宽 处理器
24、算术运算 逻辑运算
25、精简指令系统计算机 复杂指令系统计算机
三、名词解释题
26、虚拟存储器：
在内存与外存间建立的层次体系，使得程序能够像访问主存储器一样访问外部存储器，主要用于解决计算机中主存储器的容量问题。
27、主设备：
获得总线控制权的设备
28、位：
计算机中的一个二进制数据代码，计算机中数据的最小表示单位。
29、时钟周期：
节拍，时钟频率的倒数，机器基本操作的最小单位。
四、简答题
30、答：CISC是复杂指令系统计算机的英文缩写。其特点是：⑴指令系统复杂庞大，指令数目一般多达2，3百条。⑵ 寻址方式多⑶指令格式多 ⑷指令字长不固定⑸ 可访存指令不加限制⑹各种指令使用频率相差很大⑺各种指令执行时间相差很大⑻大多数采用微程序控制器
31、答：宽体存储器将存储的位数扩到多个字的宽度，访问存储器时可以同时对多个字进行访问，从而提高数据的吞吐率。
32、答：CPU对DMA请求和中断请求的响应时间不相同，因为两种方式的交换速度相差很大，因此CPU必须以更短的时间间隔查询并响应DMA请求（一个存取周期末）。
33、解析：条件相对转移指令，指令中给出操作码和相对转移偏移值，条件转移要依据转移判断条件。
指令的执行步骤如下：
1）程序计数器（PC）的内容送地址寄存器。
2）读内存，读出内容送指令寄存器（IR），PC内容自增1。
3）执行条件转移指令时要判别指定的条件，若为真，则执行：尚未修改的PC（自增1之前的值）内容送ALU，相对转移偏移值送ALU，ALU执行加操作，结果送入PC.否则顺序地进入下一条指令的执行过程。
五、计算题
34、44.解析：流水线的加速比指采用流水线技术时指令的执行速度与等效的不采用流水线技术的指令执行速度之比，理想情况加速比等于流水线的级数。吞吐率指每秒钟能处理的指令数量。本题中计算机采用5级指令流水线，所以理想情况下加速比等于5。现在每完成一条指令的时间是2ns，则最大吞吐率等于1/2ns=5×108。
35、64.解析：首先将x和y转换成浮点数
x=125=0.11111010×2011
y=-18.125=-0.10010001×20101 由于jx=00，0111，因此[jx]补=00，0111，同理[-jy]补=11，1011故
[jx]补=00，0111；00.11111010
[-jy]补=00，0101；11.01101111
下面可以按照5个步骤来做：
1)对阶。求阶差：
[∆𝑗]补=[jx]补-[jx]补=[jx]补+[-jy]补。=000111+111011=000010
所以y的阶码要低2，故应该y向x对齐，y尾数需要右移两位，阶码加2，如下：
[y]补=000111，11.110110112）
2)尾数求差。
00.11111010
+00.00100101（这里加的是y尾数的负数补码）
01.00011111
即[x-y]
补=00，0111；01.00011111。
3）规格化。尾数出现01.×××…x，说明需要右规一次即可，阶码加1，最后可得
[x-y]
补=00，1000；00.100011111（加了下画线的1为右规丢弃的1）
4）舍入处理。山于右规低位丢1，因此尾数末位加1，即尾数变为00.10010000。
5）溢出判断。最后阶符为00，没有溢出，最后应将[x-y]
补=001000，00.10010000转换为二进制真值，即500
x-y=0.10010000×2001000=0.10010000×28=10010000
36、解答：该题继承了上题中的相关信息，统考中首次引入此种设置，具体考察到程序的运行结果、Cache的大小和命中率的计算以及磁盘和TLB的相关计算，是一题比较综合的题型。
1）R2里装的是i的值，循环条件是i 2）Cache共有16行，每块32B，所以Cache数据区的容量为16x32B=512B。P共有6条指令，占24B，小于主存块大小（32B），其起始地址为08048100H，对应一块的开始位置，由此可知所有指令都在一个主存块内。读取第一条指令时会发生Cache缺失，故将P所在的主存块调入Cache某一行，以后每次读取指令时，都能在指令Cache中命中。因此在1000次循环中，只会发生1次指令访问缺失，所以指令Cache的命中率为：（1000×6-1）/（1000×6）=99.98%。 3）指令4为加法指令，即对应sum+=A[i]，当数组A中元素的值过大时，则会导致这条加法指令发生溢出异常：而指令2、5虽然都是加法指令，但它们分别为数组地址的计算指令和存储变量i的寄存器进行自增的指令，而i最大到达1000，所以它们都不会产生溢出异常。只有访存指令可能产生缺页异常，即指令3可能产生缺页异常。 因为数组A在磁盘的一页上，而一开始数组并不在主存中，第一次访问数组时会导致访盘，把A调入内存，而以后数组A的元素都在内存中，则不会导致访盘，所以该程序，共访盘一次。每访问一次内存数据就会查TLB一次，共访问数组1000次，所以此时又访问TLB1000次，还要考虑到第一次访问数组A，即访问A[0]时，会多访问一次TLB（第一次访问A[0]会先查一次TLB，然后产生缺页，处理完缺页中断后，会重新访问A[0].此时又查TLB），所以访问TLB的次数一共是1001次。 六、综合题 37、解析： 1）页大小为8KB，页内偏移地址为13位，故A=B=32-l3=19；D=13；C=24-13=l1：主存块大小为64B，故G=6。2路组相联，每组数据区容量有64B×2=128B，共有64KB/128B=512组，故F=9：E=24-G-F=24-6-9=9。因而A=19，B=19，C=11，D=l3，E=9，F=9，G=6。TLB中标记字段B的内容是虚页号，表示该TLB项对应哪个虚页的页表项。 2）块号4099=000011B，因此所映射的Cache组号是000000011B=3，对应的H字段内容为000001000B。 3）Cache缺失带来的开销小，而处理缺页的开销大。因为缺页处理需要访问磁盘，而Cache缺失只访问主存。 4）因为采用直写策略时需要同时写快速存储器和慢速存储器，而写磁盘比写主存慢得多，所以，在Cache——主存层次，Cache可以采用直写策略，而在主存——外存（磁盘）层次，修改页面内容时总是采用写回策略。 38、32.解析： 1）指令字中一般有3种字段：操作码字段、寻址特征字段和地址码字段。操作码字段指出机器完成某种操作（加、减、乘、除等），其位数取决于指令系统有多少种操作类型；寻址特征字段指出该指令以何种方式寻操作数的有效地址，其位数取决于寻址方式的种类；地址码字段和寻址特征字段共同指出操作数或指令的有效地址，其位数与寻址范围有关。 2）首先指令字由操作码字段、寻址特征字段和地址码字段组成。由于此指令系统能完成50种操作，因此操作码需要6位（25<50<26）。由于此机器采用了相对寻址、间接寻址和直接寻址3种寻址方式，因此需要两位来确定寻址方式，剩下8位（16-6-2=8）为指令的地址字段，故指令格式为 寻址方式位可以这样来定义： 当寻址方式位为00时，可作为直接寻址，EA=A。 当寻址方式位为01时，可作为相对寻址，EA=（PC）+A。 当寻址方式位为10时，可作为间接寻址，EA=（A）。 由于上述指令格式中寻址方式位为11时没有使用，因此可以增加一种寻址方式。 39、解析： 1）流水线操作的时钟周期T应按4步操作中所需时问最长的一个步骤来考虑，所以T=100ns. 2）两条指令发生数据相关冲突的例子如下： ADD R1，R2，R3（R2）+（R3）→R1 （将寄存器R2和R3的内容相加存储到寄存器RI） SUB R4，R1，R5（R1）-（R5）→R4 （将寄存器R1的内容减去寄存器R5的内容，并将相减的结果存储到寄存器R4） 分析如下：首先这两条指令发生写后读（RAW）相关。两条指令在流水线中的执行情况见表。 ADD指令在时钟4时将结果写入寄存器堆（R1），但SUB指令在时钟3时读寄存器堆 （R1）。本来ADD指令应先写入R1，SUB指令后读R1，结果变成SUB指令先读指令后写R1，因而发生数据冲突。如果硬件上不采取措施，则第2条指令SUB至少应该推迟两个时钟周期（2×100ns），即SUB指令中的指令译码并取数周期应该在ADD指令的写回周期之后才能保证不会出错，见表。 3）如果硬件上加以改进，则只延迟一个时钟周期即可（100ns）。因为在ADD指令中，运算周期就已经将结果得到了，可以通过数据旁路技术在运算结果得到的时候将结果快速地送入寄存器RI，而不需要等到写回周期完成，见表。 厨房作文300字左右-