2022年重庆大学计算机科学与技术专业《计算机组成原理》科目期末试卷...
2023年8月23日发(作者：暑假记事作文600字(通用34篇))
插电混合动力车suv哪款最好-
2022年重庆大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）
一、选择题
1、下列关于ROM和RAM的说法中，错误的是（ ）。
-ROM是ROM的一种，因此只能写入一次
ⅡFlash快闪存储器属于随机存取存储器，具有随机存取的功能
Ⅲ.RAM的读出方式是破坏性读出，因此读后需要再生
读后不需要刷新，而DRAM读后需要刷新
A.I、Ⅱ B.I、Ⅲ、Ⅳ C.Ⅱ、Ⅲ D.I、Ⅱ、lⅢ
2、下列关于Cache和虚拟存储器的说法中，错误的有（ ）。
I.当Cache失效（即不命中）时，处理器将会切换进程，以更新Cache中的内容
II.当虚拟存储器失效（如缺页）时，处理器将会切换进程，以更新主存中的内容
和虚拟存储器由硬件和OS共同实现，对应用程序员均是透明的
IV.虚拟存储器的容量等于主存和辅存的容量之和
A.I、IⅣ
B.Ⅲ、V
C. I、Ⅱ、Ⅲ
D. I、Ⅲ、Ⅳ
3、在补码加减交替除法中，参加操作的数和商符分别是（ ）。
A.绝对值的补码在形成商值的过程中自动形成
B.补码在形成商值的过程中自动形成 C.补码由两数符号位“异或”形成
D.绝对值的补码由两数符号位“异或”形成
4、有如下C语言程序段：（ ）
short si=-32767；unsigned short usi=si；执行上述两条语句后，usi的值为
A.-32767 B.32767 C.32768 D.32769
5、当满足下列（ ）时，x>-1/2成立。
A.x1必须为l，x2~x4至少有一个为1
B.x1必须为1，x2~x4任意
C.x1必须为0，x2~x4至少有一个为1
D.x1必须为0，X2~x4任意
6、某机器I/O设备采用异步串行传送方式传送字符信息，字符信息格式为1位起始位、8位数据位、1位校验位和1位停止位。若要求每秒传送640个字符，那么该设备的有效数据传输率应为（ ）。
A.640b/s B.640B/s C.6400B/s D.6400b/s
7、假设某存储器总线采用同步通信方式，时钟频率为50MHz，每个总线事务以突发方式传输8个字，以支持块长为8个字的Cache行读和Cache行写，每字4B.对于读操作，方式顺序是1个时钟周期接收地址，3个时钟周期等待存储器读数，8个时钟周期用于传输8个字。请问若全部访问都为读操作，该存储器的数据传输速率为（ ）。
A.114.3MB/s B.126.0MB/s C.133.3MB/s D.144.3MB/s
8、指令寄存器的位数取决（ ）。
A.存储器的容量 B.指令字长 C.机器字长人 D.存储字长 9、程序P在机器M上的执行时间是20s，编译优化后，P执行的指令数减少到原来的70%，而CPl增加到原来的1.2倍，则P在M上的执行时间是（ ）。
A.8.4s B.11.7s C.14s D.16.8s
10、某磁盘的转速为10 000r/min，平均寻道时间是6ms，磁盘传输速率是20MB/s，磁盘控制器延迟为0.2ms，读取一个4KB的扇区所需平均时间约为（ ）。
A.9ms B.9.4ms C.12ms D.12.4ms
11、在采用中断I/0方式控制打印输出的情况下，CPU和打印控制接口中的I/O端口之间交换的信息不可能是（ ）。
A.打印字符 B.主存地址 C.设备状态 D.控制命令
12、在微程序控制器中，微程序的入口微地址是通过（ ）得到的。
A.程序计数器PC
B.前条微指令
+1
D.指令操作码映射
13、在程序执行过程中，（ ）控制计算机的运行总是处于取指令、分析指令和执行指令的循环之中。
A.控制器 C.指令存储器 D.指令译码器
14、下列不属于程序控制指令的是（ ）。
A.无条件转移指令
B.条件转移指令
C.中断隐指令
D.循环指令 15、在下列寻址中，（ ）寻址方式需要先运算再访问主存。
A.立即 B.变址 C.间接 D.直接
二、填空题
16、RISC的中文含义是______，CISC的中文含义是______
17、中断处理需要有中断________。中断________产生，中断________等硬件支持。
18、存储器的技术指标有存储容量、存取时间、________和________、
19、形成指令寻址的方式，称为指令寻址方式，有顺序寻址和_______寻址两种，使用_______来跟踪。
20、计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用______传送、______传送、______传送。
21、从操作数的物理位置来说，可将指令归结为三种类型：存储器-存储器型，_______
22、数组多路通道允许________个设备进行________型操作，数据传送单位是________
23、一个定点数由_______和_______两部分组成。
24、按IEEE754标准，一个浮点数由_______、_______、_______三个域组成。
25、外围设备大体分为输入设备，输出设备，_________设备，_________设备，_________设备五大类。
三、名词解释题
26、基数：
27、控制存储器：
28、归零制RZ：
29、RAM：
四、简答题
30、比较水平微指令与垂直微指令的优缺点。
31、什么是中断？请说明它的特点和适用场合。
32、浮点数的阶码为什么通常采用移码？
33、DMA方式有什么特点？什么样的I/0设备与主机交换信息时采用DMA方式，举例说明。
五、计算题
34、设某机主存容量为16MB，Cache的容量为8KB，且按字节编址。每字块8个字，每字32位。设计一个4路组相联映射的Cache组织。
1）画出主存地址字段中各段的位数。
2）设Cache初态为空，CPU依次从主存0，1，2，…，99号单元中读出100个字（主存一次读出一个字），并重复此次序10次，问命中率是多少？
3）若Cache速度是主存速度的5倍，试问有Cache和无Cache相比，速度提高多少倍？
4）系统的效率是多少？
35、设有一个64K×8位的RAM芯片，试问该芯片共有多少个基本单元电路（简称存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。
36、某彩图形显示器，屏幕分辨率为640像素×480像素，共有4、l6、256和655364种显示模式。
1）试给出每个像素的颜数m和每个像素所占用存储器的比特数n之间的关系。
2）显示缓冲存储器的容量是多少？
六、综合题
37、假设指令流水线分取指（FI）、译码（ID）、执行（EX）、回写（WR）4个过程段，共有10条指令连续输入此流水线。 1）画出指令周期流程。
2）画出非流水线时空图。
3）画出流水线时空图。
4）假设时钟周期为100ns，求流水线的实际吞吐率。
5）求该流水处理器的加速比。
38、用16K×16位的SRAM芯片构成64K×32位的存储器。要求画出该存储器的组成逻辑框图。
39、某计算机字节长为16位，主存地址空间大小为128KB，按字编址。采用单字长指令格式，指令各字段定义如图所示。
15 12 11 6 5 0 OP Mx R1 Md Rd
源操作数 目的操作数
转移指令采用相对寻址方式，相对偏移用补码表示，寻址方式的定义见表
寻址方式的定义
My/Md
000B
001B
010B
011B
寻址方式
寄存器直接
寄存器间接
寄存器间接、自增
相对
助记符
Rn
（Rn）
（Rn）+
D（Rn）
含义
操作数=（Rn）
操作数=（（Rn））
操作数=（（Rn）），（Rn）+1→Rn
转移目标地址=（PC）+（Rn）
回答下列问题：
1）该指令系统最多可有多少指令？该计算机最多有多少个通用寄存器？存储地址寄存器（MAR）和存储器数据寄存器（MDR）至少各需要多少位？
2）转移指令的目标地址范围是多少？
3）若操作码0010B表示加法操作（助记符为add），寄存器R4和R5的编号分别为100B和101B，R4的内容为1234H，R5的内容为5678H，地址1234H中的内容为5678H，地址5678H中的内容为1234H，则汇编语句“add（R4），（R5）+”（逗号前为源操作数，逗号后为目的操作数）对应的机器码是什么（用十六进制表示）？该指令执行后，哪些寄存器和存储单元中的内容会改变？改变后的内容是什么？
参考答案
一、选择题
1、D
2、D
3、B
4、D
5、A
6、B
7、C
8、B
9、D
10、B
11、B
12、D
13、A
14、C
15、B
二、填空题
16、精简指令系统计算机 复杂指令系统计算机
17、优先级仲裁 向量 控制逻辑 18、存储周期 存储器带宽
19、跳跃 程序计数器
20、并行 串行 复用
21、寄存器一寄存器型 寄存器一存储器型
22、1（单） 传输 数据块
23、符号位 数值域
24、符号位 阶码 尾数
25、外存 数据通信 过程控制
三、名词解释题
26、基数：
在浮点数据编码中，对阶码所代表的指数值的数据，在计算机中是一个常数，不用代码表示。
27、控制存储器：
微程序型控制器中存储微指令的存储器，通常是ROM。
28、归零制RZ：
一种磁盘信息记录方式，正脉冲表示1，负脉冲表示0，在记录下一个信息之前记录电流要恢复到零电流。
29、RAM：
随机访问存储器，能够快速方便的访问地址中的内容，访问的速度与存储位置无关。
四、简答题
30、答：（1）水平型微指令并行操作能力强、效率高、灵活性强，垂直型微指令则较差。（2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。（3）由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点，而垂直型微指令正好相反。（4）水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说比较容易掌握
31、答：在计算机的运行过程中，cpu接到跟紧急的服务请求而暂停执行的现行程序转而去执行终端服务程序，已处理随机事件，执行完毕后又恢复源程序的执行；主要特点：随机性，通过执行程序处理随机事件；使用于中低速的NO管理，已处理随机事件；
32、解析：假设采用n位数值位，由移码的定义可知，有如下关系：
[x]移<2𝑛，当x<0时{
[x]移≥2𝑛 当x≥0时因此，正数的移码一定大于负数的移码，这个是移码与原码、补码、反码的一个重要区别。更重要的是，移码具有如下性质：
当x>y时，[x]移>[y]移
33、答：由于主存和DMA接口之间有一条数据通路，因此主存和设备交换信息时，不通过CPU，也不需用CPU暂停现行程序为设备服务，省去了保护现场和恢复现场，因此工作效率比程序中断方式的效率高。适合于高速I/0或辅存与主存之间的信息交换。因为高速1/0设备若每次申请与主机交换信息时，都要等待CPU作出中断响应后再进行，很可能因此使数据丢失。
五、计算题
34、解析：
1）主存地址字段如图所示。
2）由于Cache初态为空，因此CPU读0号单元时不命中，必须访存，同时将该字所在的主存块调入Cache（调入内存一定是一整块调入，而一块包括8个单元），接着CPU读1~7号单元均命中。同理，CPU读8，16，…，96号单元均不命中。可见，CPU在连续读100个字中共有13次未命中，而后9次循环读100个字全部命中，命中率为
100×10−13×100%=98.7%
100×103）设主存存储周期为5t，Cache的存储周期为t，没有Cache的访问时间是5t×l000，有Cache存储周期为t×（1000-13）+5t×13，则有Cache和无Cache相比，速度提高的倍数为
5𝑡×1000−1=3.75
𝑡(1000−13)+5𝑡×134）系统的效率为
𝑡×100%=95%
0.987𝑡+(1−0.987)×5𝑡
35、解析：存储基元总数=64K×8位=512K位=219位。
思路：如要满足地址线和数据线总和最小，应尽量把存储元安排在字向，因为地址位数和字数成2的幂的关系，可较好地压缩线数。
设地址线根数为a，数据线根数为b，则片容量为2a×b=219；b=219-a。
若a=19，b=l，总和=19+1=20；
若a=18，b=2，总和=18+2=20；
若a=17，b=4，总和=17+4=21；
若a=16，b=8，总和=16+8=24；
由上可看出，片字数越少，片字长越长，引脚数越多。片字数、片位数均按2的幂变化。 通过证明也是能得出结论的，我们要最小化a+b=a+219-4。
令F（a）=a+b=a+219-4，对a求导后，得到1-ln2×a×29。
在1≤a≤l8时，F是单调递减函数，所以在这个区间最小值为F（18）=20，剩下F（19）=20。
所以得出结论：如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有两种：地址线=19根，数据线=1根；地址线=18根，数据线=2根。
36、解析：
1）在图形方式中，每个屏幕上的像素都由存储器中的存储单元的若干比特指定其颜。每个像素所占用的内存位数决定于能够用多少种颜表示一个像素。表示每个像素的颜数m和每个像素占用的存储器的比特数n之间的关系由下面的公式给出：
n=log2m
2）由于显示缓冲存储器的容量应按照最高灰度（65536）设计，故容量为640×480×（log265536）bit/8=614400B≈615KB
六、综合题
37、解析：
1）指令周期包括FI、ID、EX和WR这4个子过程，则指令周期流程如图a所示。
2）非流水线时空图如图b所示。假设一个时间单位为一个时钟周期，则每隔4个时钟周期才有一个输出结果。
3）流水线时空图如图c所示。由图c可见，第一条指令出结果需要4个时钟周期。当流水线满载时，以后每一个时钟周期可以出一个结果，即执行完一条指令。
4）由图c所示的10条指令进入流水线的时空图可见，在13个时钟周期结束时，CPU执行完10条指令，故实际吞吐率为10条指令/（100ns×13）=0.77×107条指令/s。 5）在流水处理器中，当任务饱满时，指令不断输入流水线，不论是几级流水线，每隔个时钟周期都输出一个结果。对于本题4级流水线而言，处理10条指令所需的时钟周期数=4+（10-1）=13，而非流水线处理10条指令需4×10=40个时钟周期，所以该流水处理器的加速比为40/13=3.08
38、解析：所需芯片总数（64K×32）/（16K×16）=8片，因此存储器可分为4个模块（图中用椭圆标示出来了），每个模块16K×32位，各模块通过A15、A14进行2-4译码
39、解析：
1）指令操作码占4位，则该指令系统最多可以有24=16条指令。由于指令操作数占6位，其中3位指示寻址方式，寄存器编号占3位，因此该计算机最多可以有23=8个通用寄存器。由于计算机字长为16位，因此存储器数据寄存器（MDR）至少为16位。主存空间为128KB，按字（l6位）编址，寻址范围为0~64K，存储器地址寄存器（MAR）需16位（216=64K）。
2）寄存器为16位，指令中可寻址范围至少可达0~216-1。主存地址空间为216=64K，寻址范围也应该大于或等于64K。因此，转移指令的目标地址范围是0~216-1。
3）汇编语句“add（R4）.（R5）+”对应的机器码。 对应的机器码写成十六进制为0101B=2315H：该指令的功能是将R4内容所指存储器单元的内容（源）与R5内容所指存储器单元（目标）的内容相加后，写到R5内容所指的存储器单元。