2022年兰州财经大学计算机科学与技术专业《计算机组成原理》科目期末...
2023年8月23日发(作者：滔滔不绝意思和造句)
返程票对应什么票-
2022年兰州财经大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）
一、选择题
1、地址线A15~A0（低），若选取用16K×1位存储芯片构成64KB存储器，则应由地址码（ ）译码产生片选信号。
A.A15，A14 B.A0，Al C.A14，A13 D.A1，A2
2、一个存储器系统中，常常同时包含ROM和RAM两种类型的存储器，如果用lK×8位的ROM芯片和lK×4位的RAM芯片，组成4K×8位的ROM和1K×8位的RAM存储系统，按先ROM后RAM进行编址。采用3-8译码器选片，译码信号输出信号为Y0~Y7，其中Y4选择的是（ ）。
A.第一片ROM B.第五片ROM C.第一片RAM D.第一片RAM和第二片RAM
3、由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数是（ ）。
A.-126 B.-125 C.-32 D.-3
4、当定点运算发生溢出时，应（ ）。
A.向左规格化 B.向右规格化 C.舍入处理 D.发出出错信息
5、下列关于各种移位的说法中正确的是（ ）。
I.假设机器数采用反码表示，当机器数为负时，左移时最高数位丢0，结果出错；右移时最低数位丢0，影响精度
Ⅱ在算术移位的情况下，补码左移的前提条件是其原最高有效位与原符号位要相同
Ⅲ.在算术移位的情况下，双符号位的移位操作中只有低符号位需要参加移位操作（ ）
A. Ⅲ、Ⅱ B.只有Ⅱ C.只有Ⅲ D.全错
6、为协调计算机系统各部件的工作，需要一种器件来提供统一的时钟标准，这个器件，是（ ）。 A.总线缓冲器 B.总线控制器 C.时钟发生器 D.以上器件都具备这种功能
7、某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据），该总线的最大数据传输率（总线带宽）是（ ）。
A.132MB/s B.264MB/s C.528MB/s D.1056MB/s
8、将高级语言源程序转换为机器目标代码文件的程序是（ ）。
A.汇编程序 B.链接程序 C.编译程序 D.解释程序
9、下列选项中，能缩短程序执行时间的措施是（ ）。
1.提高CPU时钟频率Ⅱ.优化数据通路结构ll.对程序进行编译优化
A.仪I、Ⅱ B.仅I、Ⅲ C.仅Ⅱ、I D.I、Ⅱ、Ⅲ
10、下列有关I/O接口的叙述中，错误的是（ ）。
A.状态端口和控制端口可以合用同一个寄存器
B. I/O接口中CPU可访问的寄存器称为I/O端口
C.采用独立编址方式时，I/O端口地址和主存地址可能相同
D.采用统一编址方式时，CPU不能用访存指令访问I/O端口
11、中断响应是在（ ）
A.一条指令执行开始
B.一条指令执行中间
C.一条指令执行之术
D.一条指令执行的任何时刻
12、指令寄存器中寄存的是（ ） A.下一条要执行的指令
B.已执行完了的指令
C.正在执行的指令
D.要转移的指令
13、某计算机的指令流水线由4个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90ns，80ns、70ns和60ns，则该计算机的CPU时钟周期至少是）（ ）。
A.90ns B.80ns C.70ns D.60ns
14、假设某指令的一个操作数采用变址寻址方式，变址寄存器中的值为007CH，地址007CH中的内容为0124H，指令中给出的形式地址为B000H，地址B000H中的内容为C000H，则该操作数的有效地址为（ ）。
A.B124H 24H C.B07CH 7CH
15、某指令系统有200条指令，对操作码采用固定长度二进制编码时，最少需要用（ ）A.4 B.8 C.16 D.32
二、填空题
16、主存储器容量通常以KB表示，其中K=______；硬盘容量通常以GB表示，其中G=______
17、存储________并按________顺序执行，这是冯诺依曼型计算机的工作原理。
18、多媒体CPU是带有________技术的处理器。它是一种________技术，特别适合于图像数据处理。
19、2000年，超级计算机最高浮点运算速度达到每秒_______次，我国的_______号计算机的运算速度达到3840亿次，使我国成为_______之后第三个拥有高速计算机的国家。
20、在计算机术语中，将______和______和在一起称为CPU，而将CPU和______合在一起称为主机。 21、从操作数的物理位置来说，可将指令归结为三种类型：存储器-存储器型，_______
22、流水CPU中的主要问题是________相关、________相关和________相关，为此需要采用相应的技术对策，才能保证流水畅通而不断流。
23、指令格式是指令用_______表示的结构形式，通常格式中由操作码字段和_______字段组成。
24、奔腾CPU中L2级cache的内容是_______的子集，而_______内容又是L2级cache的子集。
25、中断处理过程可以嵌套进行，_________的设备可以中断_________的中断服务程序。
三、名词解释题
26、汇编程序：
27、微程序：
28、通道：
29、页表：
四、简答题
30、原理性地说明条件相对转移指令的指令格式和执行步骤。
31、什么是指令格式？计算机指令为什么要有一定的格式？
32、什么是存储保护？通常采用什么方法？
33、什么是中断允许触发器？他有何作用？
五、计算题
34、设某机主存容量为16MB，Cache的容量为8KB，且按字节编址。每字块8个字，每字32位。设计一个4路组相联映射的Cache组织。
1）画出主存地址字段中各段的位数。 2）设Cache初态为空，CPU依次从主存0，1，2，…，99号单元中读出100个字（主存一次读出一个字），并重复此次序10次，问命中率是多少？
3）若Cache速度是主存速度的5倍，试问有Cache和无Cache相比，速度提高多少倍？
4）系统的效率是多少？
35、某计算机的CPU主频为500MHz，所连接的某外设的最大数据传输率为20KB/s，该外设接口中有一个16位的数据缓存器，相应的中断服务程序的执行时间为500个时钟周期。
请回答下列问题：
1）是否可用中断方式进行该外设的输入输出？若能，在该设备持续工作期间，CPU用于该设备进行输入/输出的时间占整个CPU时间的百分比大约为多少？
2）若该外设的最大数据传输率是2MB/s，则可否用中断方式进行输入输出？
36、已知有效信息位为1100，试用生成多项式G（x）=101l将其编成CRC码。
六、综合题
37、某程序中有如下循环代码段p：“for（int i= 0；i < N；i++）sum+=A[i]；”。假设编译时变量sum和i分别分配在寄存器R1和R2中。常量N在寄存器R6中，数组A的首地址在寄存器R3中。程序段P起始地址为0804 8100H，对应的汇编代码和机器代码见下表。
执行上述代码的计算机M采用32位定长指令字，其中分支指令bne采用如下格式：
OP为操作码：Rs和Rd为寄存器编号：OFFSET为偏移量，用补码表示。请回答下列问题，并说明理由。
1）M的存储器编址单位是什么？
2）已知sll指令实现左移功能，数组A中每个元素占多少位？
3）表中bne指令的OFFSET字段的值是多少？已知bne指令采用相对寻址方式，当前，PC内容为bne指令地址，通过分析题表中指令地址和bne指令内容，推断出bne指令的转移目标地址计算公式。
4）若M采用如下“按序发射、按序完成”的5级指令流水线：IF（取指）、ID（译码及取数）、EXE（执行）、MEM（访存）、WB（写回寄存器），且硬件不采取任何转发措施，分支指令的执行均引起3个时钟周期的阻塞，则P中哪些指令的执行会由于数据相关而发生流水线阻塞？哪条指令的执行会发生控制冒险？为什么指令1的执行不会因为与指令5的数据相关而发生阻塞？
38、设浮点数字长32位，其中阶码部分8位（含l位阶符），尾数部分24位（含1位数符），当阶码的基值分别是2和16时： 1）说明基值2和16在浮点数中如何表示。
2）当阶码和尾数均用补码表示，且尾数采用规格化形式时，给出这两种情况下所能表示的最大正数真值和非零最小正数真值。
3）在哪种基值情况下，数的表示范围大？
4）两种基值情况下，对阶和规格化操作有何不同？
39、某机器采用一地址格式的指令系统，允许直接和间接寻址（机器按字寻址）。机器配有如下硬件：ACC、MAR、MDR、PC、X、MQ、IR以及变址寄存器R。和基址寄存器Ra，均为16位。
1）若采用单字长指令，共能完成105种操作，则指令可直接寻址的范围是多少？一次间接寻址的范围又是多少？
2）若采用双字长指令，操作码位数及寻址方式不变，则指令可直接寻址的范围又是多少？画出其指令格式并说明各字段的含义。
3）若存储字长不变，可采用什么方法访问容量为8MB的主存？需增设哪些硬件？
参考答案
一、选择题
1、A
2、D
3、B
4、D
5、D
6、C
7、C
8、C
9、D。“
10、D
11、C
12、C，
13、A
14、C
15、B
二、填空题
16、210 230
17、程序 地址 18、MMX 多媒体扩展结构
19、1万亿 神威 美国、日本
20、运算器 控制器 存储器
21、寄存器一寄存器型 寄存器一存储器型
22、资源 数据 控制
23、二进制代码 地址码
24、主存 L1级cache
25、优先级高 优先级低
三、名词解释题
26、汇编程序：
将汇编语言程序翻译成机器语言程序的计算机软件。
27、微程序：
存储在控制存储中的完成指令功能的程序，由微指令组成。
28、通道：
是一个具有输入输出处理器的输入输出接口。
29、页表：
页式虚拟存储器管理用的地址映象表，其中包括每个页的主存页号、装入位和访问方式等。
四、简答题
30、解析：
1）按指令功能分类，一般可将指令分为以下几类： ①算术和逻辑运算指令：每台计算机都不可或缺的指令，用来完成算术逻辑运算。
②移位指令：用来完成算术移位和逻辑移位。
③数据传送指令：用来完成CPU与主存储器之间的数据传送，在统一编址的机器中还可以用来完成CPU与I/O设备的数据传送。
④转移指令、子程序调用与返回指令：主要用来改变指令执行次序的问题。
⑤其他指令：停机指令，开、关中断指令等。
2）按操作数个数分类，一般可分为：
①零操作数指令。②单操作数指令。③双操作数指令。④多操作数指令。
31、答：对计算机指令的编码的格式称为指令格式；以便计算机能区分指令和数据；
32、答：当多个用户共享主存时，为使系统能正常工作，应防止由于一个用户程序出错而破坏其它用户的程序和系统软件，还要防止一个用户程序不合法的访问不是分给它的主存区域。为此，系统提供存储保护。通常采用的方法是：存储区域保护和访问方式保护.
33、答：中断允许触发器是CPU中断系统中的一个部件，他起着开关中断的作用（即中断总开关，则中断屏蔽触发器可视为中断的分开关）。
五、计算题
34、解析：
1）主存地址字段如图所示。
2）由于Cache初态为空，因此CPU读0号单元时不命中，必须访存，同时将该字所在的主存块调入Cache（调入内存一定是一整块调入，而一块包括8个单元），接着CPU读1~7号单元均命中。同理，CPU读8，16，…，96号单元均不命中。可见，CPU在连续读100个字中共有13次未命中，而后9次循环读100个字全部命中，命中率为
100×10−13×100%=98.7%
100×103）设主存存储周期为5t，Cache的存储周期为t，没有Cache的访问时间是5t×l000，有Cache存储周期为t×（1000-13）+5t×13，则有Cache和无Cache相比，速度提高的倍数为
5𝑡×1000−1=3.75
𝑡(1000−13)+5𝑡×134）系统的效率为
𝑡×100%=95%
0.987𝑡+(1−0.987)×5𝑡
35、解析：
1）因为该外设接口中有一个16位数据缓存器，所以，若用中断方式进行输入/输出，可以每16位进行一次中断请求，因此，中断请求的时间间隔为2B/20KB/s=100μs.
对应的中断服务程序的执行时间为：（1/500MHz）×500=1𝜇s。因为中断响应过程就是执行条隐指令的过程，所用时间相对于中断处理时间（执行中断服务程序的时间）而言，几乎可以忽略不计，因而整个中断响应并处理的时间大约为1𝜇s多一点，远远小于中断请求的间隔时间。因此，可以用中断方式进行该外设的输入输出。
若用中断方式进行该设备的输入/输出，则该设备持续上作期间，CPU用于该设备进行输入/输出的时间占整个CPU时间的百分比大约为1/100=1%。
2）若外设的最大传输率为2MB/s，则中断请求的时间间隔为106×2B/2MB=1𝜇s。而整个中断响应并处理的时间大约为1𝜇s多一点，中断请求的间隔时间小于中断响应和处理时间，即中断处理还未结束就会有该外设新的中断到来，因此不可以用中断方式进行该外设的输入输出
36、解析：有效信息M（x）=1100=x3+x2，可知n=4。
G（x）=1011=x3+x+1。由于G（x）为k+1位，可知k=3。
故将有效信息左移3位后再被G（x）模2除，即
M（x）×x3=1100000=x6+x5
𝑀(𝑥)∙𝑥31100000010→𝑅(𝑥)==1110+
𝐺(𝑥)10111011因此M（x）∙x3
+R(x)=1100000+010=1100010即为CRC码。
六、综合题
37、解答：该题为计算机组成原理科目的综合题型，涉及指令系统、存储管理以及CPU三个部分内容，考生应注意各章节内容之间的联系，才能更好的把握当前考试的趋势。
1）已知计算机M采用32位定长指令字，即一条指令占4B，观察表中各指令的地址可知，每条指令的地址差为4个地址单位，即4个地址单位代表4B，一个地址单位就代表了1B，所以该计算机是按字节编址的。
2）在二进制中某数左移两位相当于以乘四，由该条件可知，数组间的数据间隔为4个地址单位，而计算机按字节编址，所以数组A中每个元素占4B。
3）由表可知，bne指令的机器代码为1446FFFAH，根据题目给出的指令格式，后2B的内容为OFFSET字段，所以该指令的OFFSET字段为FFFAH，用补码表示，值为-6.当系统执行到bne指令时，PC自动加4，PC的内容就为08048118H，而跳转的目标是08048100H，两者相差了18H，即24个单位的地址间隔，所以偏移址的一位即是真实跳转地址的-24/（-6）=4位。可知bne指令的转移目标地址计算公式为（PC）+4+OFFSET*4。 4）由于数据相关而发生阻塞的指令为第2、3、4、6条，因为第2、3、4、6条指令都与各自前一条指令发生数据相关。第6条指令会发生控制冒险。当前循环的第五条指令与下次循环的第一条指令虽然有数据相关，但由于第6条指令后有3个时钟周期的阻塞，因而消除了该数据相关。
38、解析：
1）基值2和16在浮点数中是隐含表示的，并不出现在浮点数中。
2）最大正数，也就是，尾数最大且规格化，阶码最大的数；最小正数，也就是，尾数最小且规格化（t为基值时，尾数的最高log2t位不全为0的数为规格化数），阶码最小的数。
当阶码的基值是2时，最大正数：0.111111l：0，11…1，真值是（1-2-23）×2127；最小正数：1，0000000：0，10…0，真值是2-129。
当阶码的基值是16时，最大正数：0.111111；0，11…1，真值是（1-2-23）×16127：最小正数：1，0000000：0，0001.0，真值是16-129
3）在浮点数表示中，基值越大，表示的浮点数范围就越大，所以基值为16的浮点数表示范围大。
4）对阶时，需要小阶向大阶看齐，若基值为2的浮点数尾数右移一位，阶码加1：而基值为16的浮点数尾数右移4位，阶码加1。
格式化时，若基值为2的浮点数尾数最高有效位出现0，则需要尾数向末移动一位，阶码减1：而基值为16的浮点数尾数最高4位有效位全为0时，才需要尾数向左移动，每移动4位，阶码减1。
39、解析：
1）首先，由于MDR为16位，因此可以得出存储字长为16位。又由于采用了单字长指令，因此指令字长为16位。根据题知道需要实现105种操作，所以操作码需要7位。从题意可以看出，需要实现直接寻址、间接寻址、变址寻址、基址寻址这4种寻址方式，故取两位寻址特征位，最后得指令格式为
其中，操作码占7位，可完成105种操作；寻址方式I占2位，可实现4种寻址方式；形式地址A占7位，故直接寻址的范围为2'=128。由于存储字长为16位，因此一次间接寻址的寻址范围为216=64K。
2）双字长指令格式如下：
形式地址A和B共同构成新的形式地址，故形式地址占23位，所以可直接寻址的范围为223=8M。
3）容量为8MB，即8M×8位的存储器。由于现在的存储字长（或者因为MDR为16位）为16位，因此可以将8MB写成4M×l6位。从上面问题可以知道，双字长指令可以访问8MB的容量，肯定可以满足要求，是一种不错的办法。还有一种方法就是将变址寄存器Rx和基址寄存器Rb取22位，那么就可以采用变址寻址和基址寻址来访问到4M的存储空间。